Design of 32-Bit Arithmetic Logic Unit Using Shannon Theorem Based Adder Approach
This thesis proposes two new techniques for the design of full adder circuits namely, Mixed-Shannon and Shannon circuits. The Mixed-Shannon adder cell is developed using the MCIT for the sum operation and the Shannon based technique for the carry. In the second technique approach, the full adder cir...
محفوظ في:
المؤلف الرئيسي: | C., Senthilpari |
---|---|
التنسيق: | أطروحة |
منشور في: |
2009
|
الموضوعات: | |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
VLSI Design Of A Bit Serial Arithmetic Logic Unit
بواسطة: Lee, Tiong Kiat
منشور في: (2003) -
A low power and fast CMOS arithmetic logic unit
بواسطة: Zulkifli, Nur Umaira
منشور في: (2015) -
Design and Implementation of Low Power and High Performance 4 Bit Carry Lookahead Full Adder Using Finfet Technology
بواسطة: Lim, Nguk Jie
منشور في: (2015) -
Performance Analysis Of Different Hash Functions Using Bloom Filter For Network Intrusion Detection Systems In 32-Bit And 64-Bit Computer Operation Mode.
بواسطة: Tan , Beng Ghee
منشور في: (2016) -
Design of Power Efficient 32-kilobit Memory Compiler for Variability Tolerance
بواسطة: Saadatzi, Mohammadsadegh
منشور في: (2015)