Design of Power Efficient 32-kilobit Memory Compiler for Variability Tolerance
The thesis presents a data-dependent write assist (DDWS) dynamic SRAM cell to reduce the power consumption and enhance the variability tolerance against process, voltage, temperature (PVT) and aging effect. The cell performs write operation using separate write signal WS instead of wordline WL to re...
محفوظ في:
المؤلف الرئيسي: | Saadatzi, Mohammadsadegh |
---|---|
التنسيق: | أطروحة |
منشور في: |
2015
|
الموضوعات: | |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
Design of 32-Bit Arithmetic Logic Unit Using Shannon Theorem Based Adder Approach
بواسطة: C., Senthilpari
منشور في: (2009) -
Design Allocation And Scheduling Hardware Compiler For Digital Data Processing In FPGA
بواسطة: Hiew, Fu San
منشور في: (2006) -
Performance Analysis Of Different Hash Functions Using Bloom Filter For Network Intrusion Detection Systems In 32-Bit And 64-Bit Computer Operation Mode.
بواسطة: Tan , Beng Ghee
منشور في: (2016) -
Reduced Galloping Column Algorithm For Memory Testing
بواسطة: Ngieng , Siew Ching
منشور في: (2015) -
Development Of An Automated Compilation Test System For Embedded System Testing
بواسطة: Ooi , Jun Hwan
منشور في: (2016)