Design of a wide-range CMOS digital delay line with sub-picosecond jitter for image sensor applications
Development of high-performance CMOS delay lines is becoming a crucial necessity for many advanced applications such as high-speed computer memory controllers and advanced time-resolved image sensors such as Time-of-Flight (ToF)image sensors and Fluorescence Lifetime Imaging Microscopy (FLIM) image...
محفوظ في:
المؤلف الرئيسي: | Abdulrazzaq, Bilal Isam |
---|---|
التنسيق: | أطروحة |
اللغة: | English |
منشور في: |
2016
|
الموضوعات: | |
الوصول للمادة أونلاين: | http://psasir.upm.edu.my/id/eprint/70220/1/FK%202016%2022%20-%20IR.pdf |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
Negative bias temperature instability and permittivity dependent delay mitigation in High-K metal oxide compatible cmos dielectric /
بواسطة: Karim, Nissar Mohammad
منشور في: (2015) -
An Efficient Architecture of 8-Bit CMOS Analog-To-Digital Converter
بواسطة: Tan, Philip Beow Yew
منشور في: (2000) -
Integration of self-aligned silicide (salicide) process for sub-0.25 [mu]m CMOS technology /
بواسطة: Ho, Chaw Sing
منشور في: (2002) -
A 9b 12.5Ms/s pipelined CMOS analog to digital converter design /
بواسطة: Li, Feng
منشور في: (1997) -
Static current and voltage techniques for CMOS reliability characterization /
بواسطة: Jie, Bin Bin
منشور في: (1999)