Rekabentuk Dan Sintesis Suatu Cip Inkripsi Menggunakan Algoritma Blowfish

Penemuan kriptografi sebagai teknik pengabur makiumat telah membuka Iembaran baru dalam keselamatan maklumat maya. Penciptaan pelbagai algoritma kriptografi telah menggalakkan implementasi aigoritma-algoritma tersebut ke bentuk perisian dan perkakasan. Namun, bilangan kriptografi dalam bentuk per...

Full description

Saved in:
Bibliographic Details
Main Author: Md. Nasiri, Siti Zarina
Format: Thesis
Language:English
Published: 2001
Subjects:
Online Access:http://eprints.usm.my/31247/1/SITI_ZARINA_BT.MD.NAZIRI.pdf
Tags: Add Tag
No Tags, Be the first to tag this record!
Description
Summary:Penemuan kriptografi sebagai teknik pengabur makiumat telah membuka Iembaran baru dalam keselamatan maklumat maya. Penciptaan pelbagai algoritma kriptografi telah menggalakkan implementasi aigoritma-algoritma tersebut ke bentuk perisian dan perkakasan. Namun, bilangan kriptografi dalam bentuk perkakasan masihkurang, terutamanya yang menggunakan VHDL sebagai medium rekabentuknya. Dalam kajian ini, satu cipher biok simetrik iaitu Blowfish, yang dikatakan di antara algoritma yang paling selamat digunakan setakat ini, telah diimplementasikan ke dalam bentuk perkakasan menggunakan· FPGA Xilinx, iaitu XC4052XLA HQ240. VHDL telah digunakan sebagai medium kemasukan rekabentuk dengan menggunakan pendekatan bawah-ke-atas. KeseIuruhan peringkat rekabentuk dilakukan sepenuhnya menggunakan perisian Xilinx Foundation Series V2.1. The founding of cryptography as an obscuring method in ensuring the security of any information, has opened a new era in cyberspace information security. The creation of many cryptographic algorithms stimulates the implementation of these algorithms into the form of software and hardware. However, the number of hardware cryptography is still few, especially the VHDL-created designs. As an initiative, many parties have done a number of researches in this approach. In this research, the symmetrical block cipher, Blowfish, which is among of the safest algorithm used nowadays, is selected to be implemented into a form of hardware, that is FPGA Xilinx XC4052XLA HQ240. Meanwhile, VHDL is used as the design entry in bottom-up approach. The whole design process uses Xilinx Foundation Series version 2.1 software.