Timing performance enhance for routing channel in 28NM FPGA chip

Dalam reka bentuk FPGA, saluran laluan bertindak sebagai penyambung antara kawasan dalaman dan luaran. Dengan pertumbuhan get kiraan yang semakin pantas serta rumit dalam proses nod 28nm, keperluan masa daripada reka bentuk ini adalah sukar untuk mencapai perubahan untuk semua PVT. Penganggaran masa...

全面介绍

Saved in:
书目详细资料
主要作者: Kin , Si Kee
格式: Thesis
语言:English
出版: 2013
主题:
在线阅读:http://eprints.usm.my/32972/1/Kin_Si_Kee_TIMING_PERFORMANCE_ENHANCE_FOR_ROUTING_CHANNEL_IN_28NM_FPGA_CHIP__2013_MSc_E%26E_BSB_24.pdf
标签: 添加标签
没有标签, 成为第一个标记此记录!

相似书籍