QYPS HPS Interconnect verification methodology for SOC FPGA
FPGA yang mengandungi unit pemprosesan terbenam adalah aliran masa depan bagi aplikasi-aplikasi berprestasi tinggi dan berkuasa rendah. Saling-sambung HPS Qsys, telah direka untuk menyambungkan FPGA dengan sistem pemprosesan terbenam (HPS) melalui satu klik tetikus. Walaupun, model berfungsi bas (BF...
محفوظ في:
المؤلف الرئيسي: | Loh , Tat Jen |
---|---|
التنسيق: | أطروحة |
اللغة: | English |
منشور في: |
2013
|
الموضوعات: | |
الوصول للمادة أونلاين: | http://eprints.usm.my/32996/4/Loh_Tat_Jen_QSYS_HPS_INTERCONNECT_VERIFICATION_METHODOLOGY_FOR_SOC_FPGA_2013_MSc_E%26E_BSB_24.pdf |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
Hybrid dynamic phase alignment scheme to improve sampling resolution for 1.25 gHz source synchronous interface
بواسطة: Lim , Kok Chean
منشور في: (2013) -
Design method to transmit and receive source synchronous signals using source asynchronous
بواسطة: Ramachandran, Nathan
منشور في: (2013) -
Hardware Design Of Random Number Generator And Random Walk-Onboundary Algorithm To Compute Unit Cube Capacitance In Fpga
بواسطة: Niun, Cheah How
منشور في: (2016) -
Design And Simulation Of Low Power Comparator Using Dtts And Mtscstack Technques
بواسطة: Krishnan, Pragash Mayar
منشور في: (2015) -
Modeling And Control Of Lane Keeping System For Autonomous Vehicle
بواسطة: Ahmed, Sharmin
منشور في: (2016)