Clock Distribution Network Building Algorithm For Multiple Ips In System On A Chip
In this project, an algorithm is proposed and developed to build the global CDN that is used to distribute the clocks to all partitions in the SoC using the channels available between partitions. The conventional method of building the global CDN involves manual interventions which decrease the g...
محفوظ في:
المؤلف الرئيسي: | Tan , Tze Liang |
---|---|
التنسيق: | أطروحة |
اللغة: | English |
منشور في: |
2017
|
الموضوعات: | |
الوصول للمادة أونلاين: | http://eprints.usm.my/39582/1/Tan_Tze_Liang_24_Pages.pdf |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
Clock Gating Technique For Power Reduction In Digital Design
بواسطة: Khor, Peng Lim
منشور في: (2012) -
High Frequency Signaling Analysis
Of Inter-Chip Package Routing
For Multi-Chip Package
بواسطة: Yong, Khang Choong
منشور في: (2013) -
Electrostatic Discharge For Sysyem On Chip Applications
بواسطة: Yuet, Cheryl She Siew
منشور في: (2017) -
Low Power Design Of 8b/10b Encoder And 10b/8b Decoder Using Clock Gating Technique
بواسطة: Ong, Ji Xian
منشور في: (2017) -
Modeling Of Vertical Side Chip Interconnect Technology For 3-Dimensional Packaging
بواسطة: Tan , Ai Heong
منشور في: (2015)