Design And Characterization Of Silicon Nanowire Transistor And Logic Nanowire Inverter Circuits
The most important limitation in planer MOSFETs is current leakage between the source and the drain at the off-state (IOFF), which presents a critical problem in securing circuit reliability. To mitigate this problem, there are new types of transistors with a 3D structure, including silicon na...
محفوظ في:
المؤلف الرئيسي: | Naif, Yasir Hashim |
---|---|
التنسيق: | أطروحة |
اللغة: | English |
منشور في: |
2013
|
الموضوعات: | |
الوصول للمادة أونلاين: | http://eprints.usm.my/45223/1/Yasir%20Hashim%20Naif24.pdf |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
Arithmetic logic unit design for silicon nanowire field-effect transistors logic
بواسطة: Mohd. Munir Zahari, Nor Hafizah
منشور في: (2015) -
Silicon nanowire field-effect transistor (SiNWFET) and its circuit level performance
بواسطة: Bahador, Siti Norazlin
منشور في: (2014) -
P-type silicon nanowire transistor modeling and simulation
بواسطة: Fallahpour, Amir Hossein
منشور في: (2009) -
Electrical and temperature characterisation of silicon and germanium nanowire transistors based on channel dimensions
بواسطة: Hani Taha, Abd Assamad Al Ariqi
منشور في: (2020) -
Optimization of n-channel silicon nanowire field effect transistor using Taguchi method
بواسطة: Wahab, Nurul Eryana
منشور في: (2018)