Power-aware system-on-chip test scheduling based on enhanced rectangle packing algorithm
محفوظ في:
المؤلف الرئيسي: | Sua, Jia Pao |
---|---|
التنسيق: | أطروحة |
منشور في: |
2010
|
الموضوعات: | |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
SoC test scheduling algorithm using enhanced rectangle packing
بواسطة: Lee, Siaw Chen
منشور في: (2009) -
Network-on-chip non-preemptive test scheduling
بواسطة: Mispan, Mohd. Syafiq
منشور في: (2010) -
Thermal-safe system-on-chip test scheduling using dynamic voltage and frequency scaling
بواسطة: Hassan, Hasliza
منشور في: (2018) -
Testing and debugging mechanisms for network-on-chip
بواسطة: Rajagopal , R. Selvakumar
منشور في: (2009) -
Network-on-chip fault detection and router self-test
بواسطة: Wan Sallehuddin, Wan Mohd. Amir Haris
منشور في: (2014)