Interconnect delay and routing in nanometer VLSI
محفوظ في:
المؤلف الرئيسي: | Kuay, Chong Lee |
---|---|
التنسيق: | أطروحة |
منشور في: |
2008
|
الموضوعات: | |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
Graph processing hardware accelerator for shortest path algorithms in nanometer very large-scale integration interconnect routing
بواسطة: Ch'ng, Heng Sun
منشور في: (2007) -
Interconnect tree optimization algorithm in nanometer very large scale integration designs
بواسطة: Eh Kan, Chessda Uttraphan
منشور في: (2016) -
Optimization of routing algorithm for interconnect delay in ultra large scale interation designs
بواسطة: Husin, Nasir Shaikh
منشور في: (2008) -
A particle swarm optimization (PSO) for vlsi routing
بواسطة: Ayob, Mohd. Nasir
منشور في: (2011) -
Impact of nanometer transistor on analog performance
بواسطة: Husaini Zakaria, Mohamad Asfa
منشور في: (2011)