Leong, S. C. (2002). 1.0V, 10-bit, 20-MS/s pipelined analog-to-digital converter design.
توثيق أسلوب شيكاغو (الطبعة السابعة عشر)Leong, See Chuan. 1.0V, 10-bit, 20-MS/s Pipelined Analog-to-digital Converter Design. 2002.
توثيق جمعية اللغة المعاصرة MLA (الطبعة الثامنة)Leong, See Chuan. 1.0V, 10-bit, 20-MS/s Pipelined Analog-to-digital Converter Design. 2002.
تحذير: قد لا تكون هذه الاستشهادات دائما دقيقة بنسبة 100%.