Simulation of 0.1um Mos devices for logic and memory technologies /
محفوظ في:
المؤلف الرئيسي: | Poh, Francis Yong Wee |
---|---|
التنسيق: | أطروحة كتاب |
اللغة: | English |
منشور في: |
2002.
|
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
Fabrikasi dan pencirian teknologi 0.13 um nMOS
بواسطة: Ahmad, Afandi
منشور في: (2003) -
I-V hysteresis characterization of deep-submicron mos devices /
بواسطة: Xia, Jinghua
منشور في: (2002) -
Design of capacitive sensor interfacing circuit using 0.18 um complementary metal oxide semiconductor technology /
بواسطة: Hoveizavi, Fatemeh Banitorfian
منشور في: (2011) -
Fabrication of sub-0.5um high electron mobility transistors /
بواسطة: Lee, Kay Ming
منشور في: (1998) -
Photoresist trimming technique in high-density oxygen-based plasmas for sub-0.1 um mosfet fabrication using 248-nm lithography /
بواسطة: Sin, Chian Yuh
منشور في: (2002)