High-speed shortest path co-processor design /
محفوظ في:
المؤلف الرئيسي: | Suraya Abu Bakar |
---|---|
التنسيق: | أطروحة كتاب |
اللغة: | English |
منشور في: |
2010.
|
الموضوعات: | |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
Query processing and optimization in multiprocessor environment /
بواسطة: Tan, Kian Lee
منشور في: (1991) -
An approach to modelling and simulating multithreaded schedulers for divide and conquer problems on multicore architecture /
بواسطة: Al-Obaidi, Alaa Mohammed Ali Wadi -
Crosstalk-aware error control coding techniques for reliable and energy efficient network on chip
بواسطة: Flayyih, Wameedh Nazar
منشور في: (2014) -
FPGA co-processor design for lane detection and estimation /
بواسطة: Shariman Omar
منشور في: (2011) -
Study on index register prefetching and prefetch scheduling /
بواسطة: Chan, Fletch Wai Wai
منشور في: (1997)