Hiew, F. S. (2006). Design Allocation And Scheduling Hardware Compiler For Digital Data Processing In FPGA.
توثيق أسلوب شيكاغو (الطبعة السابعة عشر)Hiew, Fu San. Design Allocation And Scheduling Hardware Compiler For Digital Data Processing In FPGA. 2006.
توثيق جمعية اللغة المعاصرة MLA (الطبعة الثامنة)Hiew, Fu San. Design Allocation And Scheduling Hardware Compiler For Digital Data Processing In FPGA. 2006.
تحذير: قد لا تكون هذه الاستشهادات دائما دقيقة بنسبة 100%.