Development Of Spacer Free Self-Aligned Contact Implantation For Power Devices
Mengoptimasi skema proses integrasi bagi sesebuah teknolgi merupakan salah satu faktor penting untuk mengurangkan bilangan kecatatan dan kitaran masa dalam bidang fabrikasi wafer. Dalam pengajian sarjana ini, aliran proses yang dioptimasi bagi menjajarkan penimpalan kontak telah dikaji bagi teknolog...
Saved in:
| Main Author: | |
|---|---|
| Format: | Thesis |
| Language: | English |
| Published: |
2009
|
| Subjects: | |
| Online Access: | http://eprints.usm.my/41784/1/Banu_AP_Poobalan24.pdf |
| Tags: |
Add Tag
No Tags, Be the first to tag this record!
|
| Summary: | Mengoptimasi skema proses integrasi bagi sesebuah teknolgi merupakan salah satu faktor penting untuk mengurangkan bilangan kecatatan dan kitaran masa dalam bidang fabrikasi wafer. Dalam pengajian sarjana ini, aliran proses yang dioptimasi bagi menjajarkan penimpalan kontak telah dikaji bagi teknologi Infineoen CoolMOS. Selepas mengaji 3 idea yang berlainan dengan insentif, konsep yang paling berpotensi tinggi dipilih bagi pengoptimasian dan pencirian lanjutan di peringkat wafer dan poduk.
Optimization of the process integration scheme for a technology is one of the key factors within wafer fabrication in order to reduce defect density and production cycle time. Within this master study, an optimized process flow for the self-aligned contact implantation was evaluated for the Infineons CoolMOS technology. After intensive feasibility investigations of 3 different ideas, the most promising concept was further optimized and characterized on wafer level as well as in the final product. |
|---|